为什么换了个封面呢~
因为姐们国庆看了《毕正明的证明》，因为这个路演图片彻底粉上王安宇了()
少年感⭐

logisim

  • 比较器溢位
  • 寄存器输出当前值，而不是当前值操作后的值
  • 维持1周期用寄存器输出

verilog

  • 注意一下for循环的用法
  • 不能有i++这样的东西
  • 如何取4位(不能用变长位宽)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
module roll(
    input [31:0] a,
    output [31:0] out
    );
	 
	reg [31:0] new;
	reg [3:0] i;
	reg [31:0] sum;
	assign out = new;
	always@(a) begin
		sum = 0;
		new = 0;
		i=0;
		for(i=0;i<8;i=i+1)begin
			sum = sum + a[4*i+:4];
			new[4*i+:4] = sum[3:0];
		end
	end
	
endmodule

mips

  • for循环结构不清晰
  • 输出位置不正确
  • .data部分定义形式
  • 手敲宏的使用不熟练

tips

  • 上机前要准备充分,不要在基础的地方浪费时间
  • 要记得带校园卡，笔，草稿本和水杯

为了减少logisim的debug时间，
我们尝试在写题目前写一个初步草稿，理清思路还是比上手就写好.
上机时Pre第一题大概写了1h20min,课下草稿后再写大概写了35min，感觉应该是有用的吧。